O evento de verificação de computador relatado é um erro corrigido de paridade de barramento de tempo limite durante um tipo de transação %3 no endereço %4 no barramento PCI %5 informado à CPU %1. %2 erro(s) adicional(is) contido(s) no registro.
O evento de verificação de computador relatado é um erro corrigido de estrutura de microarquitetura relatado à CPU %1. %2 ...
O evento de verificação de computador relatado é um erro corrigido de evento do sistema relatado à CPU %1. %2 erro(s) adicional(is) ...
O evento de verificação de computador relatado é um erro corrigido de memória ECC no endereço físico %3 no módulo de memória ...
O evento de verificação de computador relatado é um erro corrigido de memória ECC no endereço físico %3 relatado à CPU %1. ...
O evento de verificação de computador relatado é um erro corrigido de paridade de barramento de tempo limite durante um tipo ...
O evento de verificação de computador relatado é um erro corrigido de paridade de barramento PCI relatado à CPU %1. %2 erro(s) ...
O evento de verificação de computador relatado é um erro corrigido de paridade de barramento SERR durante um tipo de transação ...
O evento de verificação de computador relatado é um erro corrigido de SERR de barramento PCI relatado à CPU %1. %2 erro(s) ...
O evento de verificação de computador relatado é um erro corrigido de tempo limite de barramento PCI relatado à CPU %1. %2 ...